Grundlagen der Si-Halbleitertechnologie


05 Herstellung von Si-Wafern

Technische Universität München

School of Computation, Information and Technology

Professorship of Chip-Based Magnetic Sensor Technology

Prof. Dr.-Ing. habil. Markus Becherer



Der grundlegende Aufbau der VL + viele Folien entstanden nach einer Vorlage von Prof. W. Hansch, UniBW.

Übersicht

- Herstellung des reinen, polykristallinen Siliziums
  → Gewinnung von technischem Silizium (Kohlenstoffreduktion)
  → Gewinnung von hochreinem Silizium (Trichlorsilan-Prozess)
- Herstellung des Silizium Einkristalls
  → Impfkristalle
  → Tiegelziehverfahren, Floating Zone Verfahren
- Mechanische Herstellung der Wafer
  → Flats, Sägen, Schleifen, Läppen
- Chemische Bearbeitung der Wafer
  → Reinigen, Polieren
- Charakterisierung der Waferqualität
  → Flats, Mechanische Abmessungen, Verunreinigung
- Spezialsubstrate + Verpackung
  → Epi, SOI, SiGe

Gewinnung von Silizium – Ausgangsmaterial Sand

Silizium ist mit 25.7 % (Gewicht) nach Sauerstoff das zweithäufigste Element der Erdkruste

Silizium kommt aber nicht elementar vor, sondern in oxidierter Form SiO_2, wobei durch Verunreinigungen verschiedenste Kristalle gebildet werden können:

Quarz, Quarzsand: SiO_2









Quarz ist zu etwa 17% in der Erdkruste vorhanden, Sand kann zu 95 % aus Quarz bestehen (bleibt bei Bodenerosion übrig, weil sehr widerstandsfähig)

Opal: SiO_2*nH_2O





Amethyst: SiO_2+ Fe (40ppm)





Gewinnung von Silizium – Technische Reinheit (MG)


1

Aus SiO_2 wird unter Zugabe von Kohlenstoff (Kohle, Holz) reines Si gewonnen (Reduktion)

Technische Durchführung: Bogenentladungsreaktor

Schmelztemperaturen: Graphit: ~3700 °C; SiO_2: 1732 °C; Silizium: 1420 °C

Graphit-Elektroden (Ø etwa 1m, Länge etwa 3m, Gewicht ~ 5 t)



Schmelze = Gegenelektrode


Typische Auslegung des Reaktors:
Aus 60 t Quarz + 25 t Holzkohle (aus 90 t Holz) -> 28 t Silizium

Energieverbrauch sehr hoch: ~14 MWh/t

-> Produktion in Ländern mit billigen Rohstoffen und Wasserkraftwerken (Brasilien, Australien)

Herstellungskosten: ~ 1 € /kg

bei etwa 0.03 €/kWh und 14kWh/kg Si beträgt der Strompreis etwa 50% des Wertes



Im Reaktor treten zwei wesentliche Reaktionen auf:

"kalte" Nebenreaktion: Si + C -> SiC

gewünschte Hauptreaktion: SiO_2 +C -> Si +CO_2

Solange man den SiO_2-Anteil hoch gegen den Kohlenstoffanteil hält, wandelt sich das SiC wieder um:
$2SiC + SiO_2$ -> 3Si + 2CO


Reinheit: 98-99%Si
(=**technisches Silizium** = **metallurgical grade MG**)
Hauptverunreinigungen: Fe ~1%, Al ~0.3%
Rest: Cr, Mg, Mn, Ni,...

Herstellung : ~ 1 Mill. Tonnen/Jahr,
90 % des MG-Siliziums gehen in die Aluminium/Stahl-Industrie, 5% woanders, 5% in Wafer

Gewinnung von Silizium – Höchstreinigung (EG)

Geringste Mengen (ppm, ppb) von Fremdatomen können in einem Halbleitermaterial die elektrischen Eigenschaften stark verändern. Daher müssen alle vorhandenen **Verunreinigungen** aus dem Silizium entfernt werden, um bei der späteren Bauelementherstellung durch gezielte Zugabe von Fremdatomen (Dotierung) reproduzierbare elektrische Eigenschaften zu erhalten.

2 Zur chemischen Reinigung wird MG-Silizium zermahlen und mit Salzsäure HCl in das Gas **Trichlorsilan (TCS) $SiHCl_3$** umgewandelt.



$$3HCl + Si \xrightarrow{325°C} SiHCl_3 + H_2$$

$$SiHCl_3 + HCl \xrightarrow{>350°C} SiCl_4 + H_2$$

Alternativ

Dabei entstehen aus den Verunreinigungen ebenfalls gasförmige Chlor-Verbindungen:

$AlCl_3$, T_{siede} = ~180 °C
$SiHCl_3$, T_{siede} = ~32 °C
$SiCl_4$, T_{siede} = ~57 °C
BCl_3, T_{siede} = ~12 °C

In einer Kette von Kühlern wird das TCS abgekühlt und schließlich verflüssigt (T_{siede} = 32 °C). Durch vielfach wiederholte Destillation werden die entstandenen Verunreinigungsgasen von $SiHCl_3$ getrennt.


→ Letztlich wird mit einer Reinheit von 99,999999999% (eleven-nines) das großtechnisch bisher reinste Material hergestellt (10^{-9}).


Gewinnung von Silizium – Höchstreinigung (EG)

3

Festes, hochreines Silizium erhält man durch die Umkehrreaktion

In einem Gasreaktor wird das Gas Trichlorsilan auf elektrisch beheizte (~1100°C), dünne Siliziumstäbe geleitet. Dort wird unter Zugabe von Wasserstoff H_2 das Gas gecrackt (dabei entsteht HCl) und Silizium lagert sich bis zu einer Dicke von etwa 15cm an (dauert etwa 1 Woche, Gewicht des Stabes etwa 250 kg). Das Gefüge ist polykristallin, der Gehalt an Verunreinigungen beträgt etwa 10^{-9} (d.h. die Gasreinheit bleibt erhalten).





Electronic grade, EG :

$10^{-9} * 10^{22}$ Atome/cm^3 =(<10^{14} Fremdatome/cm^3)

Dieses hochreine, aber polykristalline Silizium dient als Ausgangsmaterial zur Einkristallherstellung.

Zur Einkristallherstellung werden
2 Verfahren eingesetzt:

- das Tiegelziehverfahren (Czochralski) CZ
- das Zonenziehverfahren (Floating Zone) FZ

Gewinnung von Silizium - Umweltbelastung

Video: Wacker/Siltronic, 1:27 min

Jährlich werden etwa 25´000 Tonnen von diesem Reinstsilizium für die Halbleiterhersteller hergestellt.

(80-90) % des MG-Siliziums wird während des Prozesses zum Abfall

Energieverbrauch: etwa 250kWh/kg im TCS-Process

Hohe Umweltbelastung durch Chlorprodukte

Herstellungspreis Reinstsilizium: 40-60 €/kg



Herstellung des Silizium-Einkristalles


Herstellung von Impfkristallen


In einem polykristallinen Gefüge weichen an den Korngrenzen die Festkörpereigenschaften (hauptsächlich die elektrische Leitfähigkeit) sehr stark vom Vollmaterial ab. Reproduzierbare Eigenschaften von Bauelementen (aktuelle Abmessungen << 1µm) können nur in defektfreiem, **einkristallinem** Material realisiert werden. Das Ziel ist die Herstellung einer perfekten Halbleiterscheibe, auf der die Bauelemente nebeneinander hergestellt werden (**Planartechnologie**).


Durch verschiedene Kristallzuchtverfahren, die teilweise seit über 100 Jahren etabliert sind, ist es möglich, einzelne kleine Kristallite wachsen zu lassen, wobei die vorgegebene Kristallstruktur fortgeführt wird. Solche Anfangskristallite nennt man "Impfkristalle" (seed).

Herstellung von Impfkristallen:

Beim Erstarren einer Si-Schmelze bildet sich abhängig von der Prozessführung ein mehr oder weniger polykristallines Gefüge aus. Die Korngrößen können von Nanometer über Mikrometer bis einige Zentimeter reichen.







Polykristallines Gefüge einer Solarzelle
Unterschiedliche Orientierung der Kristallite sind verschieden eingefärbt.


Nach der Auslösung einzelner Kristallite wird die Orientierung mit Beugung von Röntgenstrahlung bestimmt und der Kristallit definiert auf einen Träger fixiert und als Impfkristall verwendet.
Dieses mühsame Erstverfahren wurde nur solange angewendet, bis man ausreichend große Einkristalle hergestellt hatte, die dann als Impfkristalle für die Massenproduktion dienen.

Ausmessung von Impfkristallen

Mit Röntgenstrahlung (Wellenlänge ~nm) kann über Beugungsreflexe an Gitterstrukturen, deren Kristallebenen etwa die gleiche Abmessung (nm) haben, die Kristallorientierung bestimmt werden .

einfallende Röntgenstrahlung, Wellenlänge λ

gebeugte Röntgenstrahlung




Beugungswinkel Θ

Gitterebenenabstand d_{hkl}


Bragg-Bedingung (positive Interferenz):

$$2d_{hkl} \cdot \sin(\Theta) = n\lambda$$



Schematischer Aufbau

Aus dem Messwinkel Θ kann die Orientierung hkl bestimmt werden (siehe VL Physik).



Beugungsdiagramm

Orientierung von Impfkristallen


Welche Kristallorientierungen werden nun bevorzugt ?

Auf "einfachen" Flächen/Ebenen sind die Atome regelmäßiger/symmetrischer angeordnet als in hochindizierten Ebenen.

Symmetrische Atomanordnungen in den Ebenen führen zu:


- **einfacheren technologischen Prozessen** (Wachstum, Ätzen,...)
- **besseren elektrischen Eigenschaften** (Grenzflächenladungen, Ladungsträgertransport,..)


Für die Herstellung von Silizium-Substraten (Elektronik) werden die Impfkristalle so orientiert, dass niedrig-indizierte Ebenen als Oberflächen für die Substrate erhalten werden:



Courtesy of Unisoku Ltd


Standard-Orientierung
für CMOS-Technologie





Courtesy of Omicron Ltd

Historischer Standard
für Bipolar-Technologie




Standard für
mikromechanische Bauelemente


Das Tiegelziehverfahren – Czochralski-Verfahren

1. Das polykristalline Silizium wird in einem Tiegel unter Edelgas-Atmosphäre aufgeschmolzen. Zur Vermeidung von Verunreinigungen besteht der Tiegel aus hochreinem Quarz (SiO_2). Wegen der hohen Diffusionsfähigkeit von Metallen kann der Tiegel nur mit einem Graphitmantel geheizt werden.


Ein kleiner, einkristalliner Impfkristall wird in Kontakt mit der Schmelze gebracht. Unter Rotation (<1U/sec) wird der Impfkristall langsam (cm/h) aus der Schmelze gezogen. Hierbei kristallisiert das Silizium perfekt am Impfkristall aus und bildet mit der Zeit einen stabförmigen Einkristall (→ Einkristallziehen nach Czochralski).

2. Je nach den Bedingungen kann der Durchmesser dieses **CZ-Stabes** > 300mm betragen und zwar bei etwa 1m Länge.
Durchmesser von 450mm waren lange in Entwicklung, und sollten laut Roadmap ab 2012 zum Standard werden, haben sich aber letztendlich nicht durchgesetzt.









Source: Mitsubishi: www.msil.ab.psiweb.com

Das Zonenschmelzverfahren – Floating Zone

Beim CZ-Verfahren lösen sich Materialien aus dem Tiegel (hauptsächlich Bor, Kohlenstoff, Sauerstoff) in der Schmelze. Für viele Anwendungen ist der Grad der Verunreinigungen gering genug, für extrem große Scheibendurchmesser sogar gewünscht um die Sprödigkeit der Scheibe herabzusetzen. Für einige Spezialanwendungen (Forschung, Leistungstransistoren) sind jedoch noch reinere Kristalle (mit noch geringerer Leitfähigkeit, R > 100Ωcm) wünschenswert.



1. Das Zonenschmelzverfahren ist eine alternative Möglichkeit zur Herstellung extrem reiner Einkristalle. Hierbei wird der polykristalline Silizium-Stab, beginnend an einem Impfkristall, langsam durch eine Hochfrequenzspule gezogen. Hierbei schmilzt der gesamte Stabquerschnitt mit einigen Millimetern Höhe vollständig auf (**floating-zone**).

2. Der **Reinigungseffekt** beruht darauf, daß Fremdatome in der Schmelze viel besser löslich sind als im festen Silizium. Beim Verschieben der Schmelzzone und der einkristallinen Rekristallisierung am Impfkristall verbleiben die Fremdatome in der Schmelze, der entstehende Einkristall ist gereinigt worden. Der Restwiderstand des gereinigten Einkristalles kann 100´000 Ωcm betragen.

3. In der Praxis wird dieses Verfahren aber nur bis Scheibendurchmesser von etwa 150mm angewendet. Bei dickeren poly-Stäben aus dem Trichlorsilan-Reaktor treten Risse im poly-Gefüge auf, diese führen in der Induktionsspule zu Durchschlägen im Kristall, wobei sich Versetzungen bilden und den Stab unbrauchbar machen.


Die Reinigung dickerer CZ-Stäbe (>150mm) wäre technisch möglich, aber macht das Material für kommerziellen Gebrauch zu teuer (außer für Spezialanwendungen wie Solarzellen im Weltraum)

Quelle: http://www.topsil.com

Einkristallherstellung – Leitfähigkeit

Je nach Anwendung werden Substrate mit unterschiedlicher Leitfähigkeit benötigt. Die Leitfähigkeit des Stabes, bzw. der Wafer, kann durch Zugabe von Dotierstoffen eingestellt werden.

Beim Tiegelziehverfahren wird die benötigte Menge an Dotierstoff mit eingewogen,
beim Floatingzone-Verfahren kann der Dotierstoff durch Dotiergase (Boran, Phosphin) zugegeben werden



Restleitfähigkeit (= Reinheit) des Siliziums im einkristallinen Stab. Ein typischer Wert von 100 Ωcm entspricht einer Restverunreinigung von etwa 10^{-10}, das entspricht etwa einem Stecknadelkopf (~1 mm³) in einem Standardzimmer (20 m²)


Im Vergleich zu Silizium (T_S = 1410°C) schmilzt Germanium bei deutlich niedrigeren Temperaturen (T_S = 937°C) und ist daher bei dieser Herstellungstemperatur für den Einkristall deutlich weniger reaktionsfreudig (exponentielles Arrhenius-Gesetz, siehe VL Physik) und kann damit viel einfacher in hohen Reinheiten hergestellt werden. Dies ist der Grund, warum historisch die ersten funktionstüchtigen Transistoren in Germanium hergestellt wurden.

Angabe des spezifischen Widerstandes in [Ωcm]:

$$R[\Omega] = \rho_{el}[\Omega \cdot cm] \cdot \frac{l[cm]}{A[cm^2]}$$

Für ρ = 1 Ωcm hat ein Würfel mit der Kantenlänge l =1 cm einen Widerstand von 1 Ω

Industrielle Einkristallherstellung







Video: Wacker/Siltronic, ~3 min

Große Hersteller:

Heute werden hauptsächlich Siliziumstäbe mit Durchmessern von 150 mm (6") für Leistungselektronik und vorwiegend 300 mm (12") für Standard-Elektronik hergestellt.
Bekannte Firmen auf dem Markt sind: **Komatsu** Silicon America, **MEMC**, **Mitsubishi** Silicon America, **Shin-Etsu** Handotai America und Wacker **Siltronics** (Burghausen).

Wafer production.

MILPITAS, Calif. — February 6, 2018 — Worldwide silicon wafer area shipments in 2017 increased by 10 percent against 2016 shipments, while worldwide silicon revenues rose by 21 percent over 2016 levels, reported the SEMI Silicon Manufacturers Group (SMG) in its year-end analysis of the silicon wafer industry.

Silicon wafer area shipments in 2017 totaled 11,810 million square inches (MSI), up from the previous market high of 10,738 million square inches shipped during 2016. Revenues totaled $8.71 billion, 21 percent higher from the $7.21 billion posted in 2016.

"Annual semiconductor silicon volume shipments reached record levels for the fourth year in a row," said Neil Weaver, chairman of SEMI SMG, and Director, Product Development and Applications Engineering, at Shin-Etsu Handotai America. "Annual silicon revenue also increased last year but remains well below the market high set 10 years ago."

Annual semiconductor

high set 10 years ago.

Produzierte totale Wafer-Fläche 2017:

~ 11´810 MSI (milion square inch)
= 76 Milliarden cm^2
= 7.6 km^2
= 1067 Fußballfelder (68x105m^2)

Annual Silicon* Industry Trends

	2007	2008	2009	2010	2011	2012	2013	2014	2015	2016	2017
Area Shipments (MSI)	8,661	8,137	6,707	9,370	9,043	9,031	9,067	10,098	10,434	10,738	11,810
Revenues ($B)	12.1	11.4	6.7	9.7	9.9	8.7	7.5	7.6	7.2	7.2	8.7

*Total Electronic Grade Silicon Slices Excluding Non-Polished Wafers. Shipments are for semiconductor applications only and do not include solar applications.


https://www.semi.org/en/annual-silicon-volume-shipments-remain-record-highs-1


Mechanische Herstellung der Wafer

Markieren und Sägen

Aus dem einkristallinen Stab werden **Scheiben** (**Wafer**) als Substrate für die Bauelementherstellung herausgeschnitten und auf extreme Oberflächenglattheit und Seiten-Parallelität hin mechanisch und chemisch bearbeitet.

1. Nach dem Ziehen werden die Stäbe zur besseren Handhabung mit einer Innenlochsäge in etwa 30cm lange Stücke geschnitten.








(100)-Oberflächenorientierung

(= Waferoberfläche)



[110] - Ausrichtungsorientierung


(= Seitenorientierung)


2. Diese Stücke werden auf ihre richtige Orientierung nachgemessen und auf den Solldurchmesser rundgeschliffen (etwa ¼ h pro Stab).

3. Zur eindeutigen Kennzeichnung der Kristallorientierung werden am Stab Markierungen (**flats** oder **notches**) eingeschliffen

Von Flats und Notches

Die Oberflächen- und Kantenorientierung sowie die Grunddotierung wurden früher (bis zu 150 mm-Wafer) durch sogenannte **Flats** gekennzeichnet:






Ab 200 mm-Wafer wurden die Flats durch Rillen (**Notches**) ersetzt um mehr Chips auf die Waferfläche zu bekommen

Seit etwa 2005 bestellen mehr und mehr Halbleiterhersteller (vor allem die CPU-Hersteller) die Notches in [100]-Richtung, da hier bei senkrechter Ausrichtung der Bauelemente der Ladungsträgertransport verbessert wird (p-Kanal + 10% höhere Beweglichkeit)

Wafer sägen


a) Mit einer Innenlochsäge (stabileres Sägeblatt -> glatterer Schnitt) werden die einzelnen Scheiben (Wafer) herausgesägt. Die Schnittbreite beträgt etwa 100 µm. Bei einer Scheibendicke von etwa 100 µm – 800 µm geht damit ein erheblicher Anteil des Materials verloren.



Vorteil:	+ geringer Materialverlust, sehr ebene Wafer, kurze Nachbearbeitungszeiten
Nachteil:	- Einzelscheibenprozess


b) Kostengünstiger, aber nicht so exakt bezüglich der Planarität, ist das Sägen mit vielen parallelen Drähten.

wire length: < 100 km
wire thickness: 100 µm
wire speed: < 10 m/sec
saw time: ~12h for 300mm




Vorteil:	+ viele Wafer gleichzeitig
Nachteil:	- hoher Materialverlust, inhomogene Scheibendicken, lange Nachbearbeitungszeiten


Schleifen und Läppen



1. Nach dem Sägen werden die Wafer grob auf die Soll-Dicke herabgeschliffen. Dies geschieht meist mit diamantbesetzten Scheiben → **grinding** mit Festkorn.


Die Soll-Dicken stellen einen Kompromiß zwischen mechanischer Stabilität (Durchbiegung) und Materialverbrauch dar.
Üblich sind: 3" -> 375 µm, 300 mm -> 775 µm





2. Mit einem konkaven Diamantfräser werden die Wafer-Kanten mechanisch verrundet → **Kantenverrundung**.

Das macht den Wafer robuster gegen mechanische, seitliche Stöße, wie sie später beim Roboterbetrieb in der Produktion laufend vorkommen. Zusätzlich stellt die Randverundung eine Hilfe beim Belacken mit Photolack dar, die Ausbildung einer Randwulst wird verhindert.




3. Mit einem Laser wird auf der Ober- oder Unterseite eine Wafer-Nummer eingebracht.

Dadurch ist jeder einzelne Wafer bei der weiteren Verarbeitung (Einschleifen auf gleiche Dicken) und vor allem später in der Halbleiterfabrik jederzeit identifizierbar.
→ **Qualitätskontrolle**

Schleifen und Läppen

Nach dem Grobschleifen müssen die Wafer auf die definierte Dicke und auf Parallelität von Ober- und Unterseite geschliffen werden.

Dieses Feinschleifen wird mit einer Schleifpaste (Glycerin und Karbid) ausgeführt (**Läppen**). Durch gleichzeitiges Schleifen von Ober- und Unterseite erhält der Wafer parallele Oberflächen (auf etwa 2 µm). Alle mechanischen Strukturen auf der Oberfläche werden beseitigt.




Source: Mitsubishi: www.msil.ab.psiweb.com



Courtesy of Wacker-Siltronic

Meist werden die Wafer nach ähnlichen Dicken vorsortiert, damit verringert sich die Schleifzeit für die gesamte Beladung

Mechanische Herstellung der Wafer



Video: Wacker/Siltronic, ~ 4:30 min

Chemische Bearbeitung der Wafer


Reinigen und Polieren


Der Waferhersteller muss eine kontrollierte Qualität nach den Anforderungen der Kunden garantieren.

1. Zur Beseitigung aller mechanischen Defekte werden die Wafer in einem Tauchbad **allseitig** um 50 µm **naßchemisch abgeätzt**.

2. Der nächste Schritt ist eine **Reinigung** der Oberfläche von **Partikeln** (Atomklumpen, Läppkörner) und **Kontaminationen** (einzelne Atome und Moleküle). Die Ablösung von Partikeln geschieht prinzipiell in Ultraschallbädern, wo die Partikel mechanisch von der Silizium-Oberfläche „geschüttelt“ werden. Kontaminationen werden naßchemisch in einem zweistufigen Basen-Säure-Bad entfernt (**RCA-clean**). Hierbei ist ein letzter Schritt die Bedeckung der Siliziumoberfläche mit einem dünnen **Schutzoxid** (~3nm).







clean - etch - clean





3. Abschließend werden die Wafer in einer Kombination mechanischer und chemischer Prozesse **poliert** (**chemical-mechanical-processing**, **CMP**). Der Wafer wird in einem Gemisch aus Natronlauge NaOH, Wasser und SiO_2-Körnern gegen ein Poliertuch gepresst. Unter Druck und der Reibungswärme oxidiert das Silizium in der NaOH-Lösung unter Verbrauch von Oberflächensilizium, die entstehende Oxidschicht wird aber durch das Polieren gleichzeitig wieder mechanisch entfernt. Damit werden etwa 5µm abgetragen, am Ende weist der Wafer eine maximale Rauhigkeit von etwa 3 nm auf (Spiegelnde Oberfläche).

Spezialbehandlungen der Wafer


4. Auf Kundenwunsch können die Wafer zur Verbesserung der elektronischen Eigenschaften weiterbehandelt werden.

Hauptwunsch ist hier meist eine **Aufrauhung der Waferrückseite zum Gettern von Metallatomen**, wie sie bei der Chip-Herstellung oft aus den Geräten emittiert werden.





extrinsic gettering processes
- wet blast damage (backside, water + SiO_2 particles)
- standard damage (lapping, both sides)
- poly-Si deposition (backside)






▲ Inspection/Review Station - Leica INS 2000

4.Teilweise zwischen den Prozessen, aber insbesondere am Ende der Wafer-Herstellung werden die Scheiben auf ihre **Qualität kontrolliert**. Wichtige Punkte, die sich aus den Anforderungen der Produktion ergeben, sind hier neben der chemischen Reinheit die Defektfreiheit (weniger als 1 Defekt pro Scheibe) sowie mechanische Parameter (u.a. die Keiligkeit < 1µm, die Oberflächenrauigkeit < 3 nm, die Durchbiegung < 5 µm). Diese Parameter werden in automatisierten Verfahren laufend kontrolliert.

Reinigen und Polieren



Video: Wacker/Siltronic, ~ 6 min

Der Prozeß vom Sägen der Wafer bis zum polierten Endwafer kann sehr komplex sein und ist bei allen Scheibenherstellern ein großes Geheimnis.

Der nebenstehende Film zeigt einige der möglichen Spezialprozesse.



Wafer Charakterisierung


Mechanische Defekte


Bei der Wafer-Herstellung können zahlreiche mechanische Defekte erzeugt werden:

Kristalldefekte, die bei der Einkristallherstellung erzeugt werden:

- intrinsische Punktdefekte (temperaturabhängig, können thermodynamisch nicht verhindert werden)
- extrinsische Punktdefekte (unerwünschte Fremdatome aus der Restreinheit)


- Liniendefekte (dislocations) entstehen meist durch:
  - Fehler im Impfkristall
  - thermischen Stress durch Temperaturinhomogenitäten beim Ziehen
  - Nukleation herumwandernder Punktdefekte
- Flächenfehler (Stapelfehler)
- Volumenfehler (pits)






Oberflächenbeschädigungen, die beim Polieren der Wafer erzeugt werden:


- Partikel
- Kratzer





Mechanische Defekte

Diese Fehler werden meist durch Streulichtverfahren auf dem gesamten Wafer erfaßt und als "Light Scattering Particles" zusammengefasst. Hersteller von Wafer Inspection Tools zeigen gerne, dass sie die unterschiedlichen Defekte (in Produktionsgeschwindigkeit = 1000 Wafer/Tag) erkennen und unterscheiden können.



Über die (modifizierbare) Rayleigh-Gleichung kann aus der Lichtwellenlänge, den Intensitäten und der Strahlgeometrie die Streuergröße r abgeschätzt werden:

$$I_{streu} = \frac{\pi^4 \cdot r^6}{8d^2 \cdot \lambda^4} \cdot \left| \frac{n^2 - 1}{n^2 + 2} \right|^2 \cdot \left(1 + \cos^2 \Theta\right) \cdot I_{ein}$$

Durch die raffinierte Verwendung von **polarisiertem Licht**, von **Dunkel**- und **Hellfeldbeleuchtung** können weitere Informationen über den Streuer (Loch, Berg, Geometrie,..) gewonnen werden.

Zur Detailuntersuchung müssen jedoch zeitaufwendige Aufnehmen mit dem Elektronenmikroskop oder dem Rasterkraftmikroskop durchgeführt werden.

Mechanische Defekte

Die Anzahl der tolerierbaren Defekte kann man modellieren (allerdings nur mit Fits an experimentelle Daten)

Table 20 Starting Materials Technology Requirements ITRS 1997

Year of First Product Shipment Technology Generation	*1997 250 nm*	*1999 180 nm*	*2001 150 nm*	*2003 130 nm*	*2006 100 nm*	*2009 70 nm*	*2012 50 nm*
*General Characteristics * (A,B)*							
Wafer diameter (mm)	200	300	300	300	300	450	450
Localized Light Scatterers (LLS) (includes particles) (nm) (I)	125	90	75	65	50	35	25
Total LLS (cm^{-2}) (J)	≤ 0.60	≤ 0.29	≤ 0.26	≤ 0.14	≤ 0.06	≤ 0.03	≤ 0.015
Total LLS (#/wf)	≤ 172	≤ 192	≤ 178	≤ 96	≤ 42	≤ 48	≤ 24
Particles (#/cm^2) (C,K)	≤ 0.14	≤ 0.088	≤ 0.068	≤ 0.055	≤ 0.038	≤ 0.023	≤ 0.014
Particles (#/wf) (C)	≤ 41	≤ 60	≤ 47	≤ 38	≤ 27	≤ 36	≤ 22

Modellierung:

Zur Erreichung einer 99% Ausbeute (Yield, Anzahl funktionierender Chips pro Wafer) wird folgende Gleichung verwendet:

$$TolerierbareDefekte(\ für 99\%Yield)/cm^2 \approx exp\left[-D_{LLS}\cdot KF\cdot TPC\cdot CD^2\cdot\beta\cdot\delta\right]$$


KF: Killfaktor (=1)
TPC: Transistoren pro chip
CD: critical dimension
β: Weiten/Längen CD-Verhältnis (=1)
δ: Anteil kritische Fläche an CD (=1)

die tolerierbaren Defektdichten kann man berechnen zu:


$$D_{LLS} = 5.5\cdot 10^{-5}\cdot CD[nm]^{1.42}$$

$$D_{LLS}(2003) = 5.5\cdot 10^{-5}\cdot 130[nm]^{1.42} = 0.055/cm^2$$

Mechanische Größen und Abmessungen




Durchbiegung (bow) in der Scheibenmitte gemessen
(gibt an, ob das Substrat konkav oder konvex verbogen ist)



Verwerfung (warp) der gesamten Scheibe
(maximale Höhenunterschied bei Auflage)



Keiligkeit (TTV, total thickness variation)
(dünnste und dickste Stelle des Wafers)



Ebenheit, Welligkeit (TIR, total indicator reading) um den Mittelwert

Bei Vergrößerung auf ein Fußballfeld entspricht dies einer Ebenheit von 0.05 mm

Ab den 6“-Substraten (>150 mm) wird statt der 1:1 Projektionsbelichtung der gesamten Scheibe die verkleinernde Projektionsbelichtung eingesetzt (Belichtungsfeld chip-größe ~ 23 x 43 mm, Stepper)
→ **Einführung lokaler Größen**
SFQR, site flatness quality requirements.

Faustregel: SFQR < critical dimension

Durchmesser mm	100 +- 0.3	125 +- 0.1	150 +- 0.1	200	300
Nenndicke µm wafer-wafer	525 +- 10	625 +-10	675 +- 10		775 +- 25µm
Keiligkeit µm auf einem wafer	< 5	< 5	< 5		
Verwerfung µm	15	20	25		< 50µm
Ebenheit µm	< 2	< 2.5	< 3.0		
lokale Ebenheit µm	<1	<1	<1	<0.25	<0.18 - 0.1
localized light scatters LLS #/wf					< 200 - 40

Verunreinigungen durch Herstellung


Bei der Waferherstellung bleibt ein Gehalt an elektrisch nicht aktiven Elementen wie Sauerstoff und Kohlenstoff.




(1) $C + SiO_2 \rightarrow CO + SiO$


(2) $CO + SiO \rightarrow SiO_2 + C$

CO diffundiert durch SiO_2



Die relativ hohen Sauerstoff-Konzentrationen sind eher vorteilhaft: sie machen den Wafer elastischer und gettern Metallatome







Die Kohlenstoff-Konzentrationen sind unerwünscht: Sie führen bei thermischen Prozessen zur Bildung von SiC, welches nicht in das Si-Gitter passt und Versetzungen verursacht

Verunreinigung durchHerstellung

CZ		FZ
Kohlenstoff: ~ 10^{16} cm^{-3}	⟷	Kohlenstoff: ~ 10^{16} cm^{-3}
Bisher ist dieser Gehalt als unschädlich eingestuft		
Sauerstoff: ~ 10^{18} cm^{-3}	⟷	Sauerstoff: ~ 10^{15} cm^{-3}
(Löslichkeit bei Erstarrung bei 1400°C)		

Bei Hochtemperaturbehandlungen im CMOS-Prozess (Oxidation, Implantationsausheilung, (T<1000°C)) wandern die Sauerstoffatome von ihren Zwischengitterplätzen und lagern sich zu Clustern (O_2, SiO_2) zusammen, da die Löslichkeit für O bei diesen Temperaturen geringer ist als bei der Substratherstellung.

→ Vorteil: Si-Kristall kann Verspannungen (thermisch, mechanisch) besser ausgleichen


CZ ist elastischer	⟷	**FZ ist sehr spröde**

→ Nachteil/Vorteil: O_2, SiO_2 Cluster gettern Metallatome

CZ dekoriert mit Oberflächenmetallen → Problem beim Gate-Oxid	⟷	FZ, Metallatome machen tiefe Störstellen → Erniedrigung der Durchbruchsspannung

Verunreinigung der Herstellung

Der Sauerstoff ist nach der Wafer-Herstellung atomar und homogen durch den ganzen Wafer verteilt. Die Getterwirkung für Metallatome soll aber auf keinen Fall an der Wafer-Oberseite stattfinden, hier sind ja die Bauelemente. Durch eine geschickte Prozeß-Sequenz gelingt es, die Oberflächenschicht sauerstoffrei herzustellen.
Diese Schicht heißt **denuded zone**.




SiO_2 Precipitates after Defect Etching (Secco 3 min)
-> Defekte zur Sichtbarmachung im Mikroskop stark vergrößert

1. Schritt:
Feuchtoxidation bei >1100°C, 4-6 h unter O_2-Mangel
-> Ausdiffusion O aus Oberflächenschicht
(~ 5-30µm) = denuded zone

2. Schritt:
1 Tag bei 700°C
-> atomare Kondensationskeime SiOx (Durchmesser 3-5 nm)


3. Schritt:
20h bei >1100°C
-> Wachsen der SiOx zu 50-100nm
-> Erzeugung von Spannungsausgleichzentren
-> Getterwirkung im Innern





Spezialsubstrate

Spezialsubstrate

SOI Wafer: Zur Verringerung von Parasitäreffekten wie Leckströme, Kapazitäten und gegenseitiger Beeinflussung sind dünne Halbleiterschichten auf isolierenden Substraten wünschenswert (**silicon on insulator, SOI**). Diese Substrate werden hauptsächlich für High-Performance 64-bit CPUs eingesetzt (früher IBM, AMD, ...).








Zur Herstellung solcher Substrate gibt es unterschiedliche Verfahren, die bekanntesten sind **SIMOX (silicon implanted oxide**) und **wafer-bonding**. → siehe nächste Folie

Beim SIMOX-Verfahren werden Sauerstoffatome in den Wafer implantiert und bilden bei einem Hochtemperaturschritt (~1000°C) eine vergrabene, geschlossene isolierende Oxidschicht. In der darüber liegenden Kristallschicht werden später die Bauelemente gefertigt.


Beim Wafer-bonding werden zwei Wafer mit einer Oberflächenoxidschicht zusammengepresst. Bei hoher Temperatur (~1000°C) und/oder Anwesenheit elektrischer Felder verbinden sich die beiden Oxidschichten dauerhaft (bonden). Eines der Silizium-Substrate wird dann bis auf eine dünne Schicht (~10µm) abgeschliffen, in der später die Bauelemente gefertigt werden.

Spezialsubstrate

SIMOX (Separation by implanted oxygen)



Smart Cut + Wafer-bonding



Verpackung



Wafer Handling Boat

Für den Versand und die Lagerung werden jeweils 25 Substrate in einen Spezialbehälter unter Schutzgasatmosphäre eingeschweißt.



Video: Wacker/Siltronic, ~ 1 min